PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-082285

(43)Date of publication of application: 21.03.2000

(51)Int.CI.

G11C 11/407 G06F 1/32 G11C 11/418 G11C 11/413 G11C 27/02 H03K 19/0948

(21)Application number: 11-169310

(71)Applicant : HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

04.11.1992

(72)Inventor: KAWAHARA TAKAYUKI

KAWAJIRI YOSHIKI AKIBA TAKESADA HORIGUCHI SHINJI WATABE TAKAO KITSUKAWA GORO KAWASE YASUSHI TACHIBANA RIICHI AOKI MASAKAZU

(30)Priority

Priority number: 03292688

Priority date : 08.11.1991


Priority country: JP

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce current consumption at a standby time in the case of using plural CMOS circuits using a minute MOS transistor.

SOLUTION: A device parameter of a switching transistor S1 is set so that the leakage current of the switching transistor S1 constituting a source switch to be turned off at the standby time becomes smaller than a total sum of sub-threshold currents of (p) channel or (n) channel MOS in the off state of plural CMOS circuits Ci. By such a manner, the current at the standby time of plural CMOS circuits Ci becomes the small leakage current of the switching transistor S1 not the large sub-threshold currents of the Ci when the minute MOS is used.



LEGAL STATUS

[Date of request for examination]

16.06.1999

[Date of sending the examiner's decision of rejection]

04.12.2001

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2001-23022

rejection]

[Date of requesting appeal against examiner's decision of 25.12.2001 rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

SEMICONDUCTOR INTEGRATED CIRCUIT

Patent Number: JP2000082285

Publication

date:

2000-03-21

Inventor(s):

KAWAHARA TAKAYUKI; KAWAJIRI YOSHIKI; AKIBA TAKESADA; HORIGUCHI SHINJI; WATABE TAKAO; KITSUKAWA GORO; KAWASE YASUSHI; TACHIBANA

RIICHI; AOKI MASAKAZU

Applicant(s):

HITACHI LTD;; HITACHI DEVICE ENG CO LTD

Requested

Patent:

JP2000082<u>285</u>

Application

Number:

JP19990169310 19921104

Priority Number

(s):

IPC

Classification:

G11C11/407; G06F1/32; G11C11/418; G11C11/413; G11C27/02; H03K19/0948

EC

Classification: Equivalents:

Abstract

PROBLEM TO BE SOLVED: To reduce current consumption at a standby time in the case of using plural CMOS circuits using a minute MOS transistor.

SOLUTION: A device parameter of a switching transistor S1 is set so that the leakage current of the switching transistor S1 constituting a source switch to be turned off at the standby time becomes smaller than a total sum of sub- threshold currents of (p) channel or (n) channel MOS in the off state of plural CMOS circuits Ci. By such a manner, the current at the standby time of plural CMOS circuits Ci becomes the small leakage current of the switching transistor S1 not the large sub-threshold currents of the Ci when the minute MOS is used.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2000-82285

(P2000-82285A)

(43)公開日 平成12年3月21日(2000.3.21)

(51) Int.Cl. ⁷	識別記号	FΙ	テーマコード(参考)
G11C 11/407		G11C 11/34	354D
G06F 1/32		27/02	F
G11C 11/418		G06F 1/00	3 3 2 A
11/413		G 1 1 C 11/34	301B
27/02			3 3 5 A
2.,02	本音音	有 請求項の数13	OL (全 11 頁) 最終頁に続く
(21)出願番号	特顧平11-169310	(71)出顧人 000005	108
(62)分割の表示	特願平4-294799の分割	株式会	社日立製作所
(22)出顧日	平成4年11月4日(1992.11.4)	東京都	千代田区神田駿河台四丁目6番地
(SS) HIRN H		(71)出願人 000233	088
(31)優先権主張番号	特麗平3-292688	日立デ	バイスエンジニアリング株式会社
(32)優先日	平成3年11月8日(1991.11.8)	千葉県	茂原市早野3681番地
(33)優先権主張国	日本(JP)	(72)発明者 河原	尊之
(OU) DE JUI MEET MEET		東京都	国分寺市東恋ケ窪1丁目280番地
		株式会	社日立製作所中央研究所内
		(74)代理人 100075	5096
		弁理士	作田 康夫
			最終頁に続く


(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 微細MOSトランジスタを用いた複数のCMOS回路Ciを用いた半導体集積回路において待機時の消費電流を低減する。

【解決手段】 待機時にオフとされる電源スイッチを構成するスイッチングトランジスタS1のリーク電流が複数のCMOS回路Ciのオフ状態のpチャネルまたはnチャネルのMOSのサブスレッショルド電流の総和より小さくなるように、S1のデバイスパラメータを設定する。

【効果】 複数のCMOS回路Ciの待機時の電流は、 微細MOSを用いた場合のこのCiの大きなサブスレッショルド電流ではなく、スイッチングトランジスタS1 の小さなリーク電流となる。



【特許請求の範囲】

【請求項1】論理回路と、

制御信号で上記論理回路内に流れる電流を変化させる電流制御手段を有し、

上記制御信号が第1状態から第2状態に変化した後に、 上記論理回路の入力信号は第1レベルから第2レベルへ 変化し、

上記論理回路に流れる電流の大きさは上記制御信号が上 記第1状態のときよりも上記第2状態のときの方が大き いことを特徴とする半導体集積回路。

【請求項2】論理回路と、

制御信号で上記論理回路内に流れる電流を変化させる電流制御手段を有し、

上記制御信号が第2状態から第1状態に変化する前に、 上記論理回路の入力信号は第1レベルから第2レベルへ 変化し、

上記論理回路に流れる電流の大きさは上記制御信号が上記第1状態のときよりも上記第2状態のときの方が大きいことを特徴とする半導体集積回路。

【請求項3】論理回路と、

制御される電流制御手段を有し、

制御信号で上記論理回路内に流れる電流を変化させる電流制御手段を有し、

上記論理回路に流れる電流の大きさは上記制御信号が上 記第1状態のときよりも上記第2状態のときの方が大き く、

上記制御信号が上記第1状態では上記論理回路の入力信号は第1レベルに保たれることを特徴とする半導体集積回路。

【請求項4】第1と第2電位点の間に論理回路と、 上記第1電位点と第1動作電位点の間に制御信号により

上記電流制御手段は上記第1電位点と上記第2電位点の間に流れる電流を第1状態と、上記第1状態よりも流れる電流の大きさが大きい第2状態の間で切り替え、

上記電流制御手段が上記制御信号を受けて上記第1 状態 から上記第2状態に移行した後で、上記論理回路の入力 信号が変化することを特徴とする半導体集積回路。

【請求項5】第1と第2電位点の間に論理回路と、

上記第1電位点と第1動作電位点の間に制御信号により 制御される電流制御手段を有し、

上記電流制御手段は上記第1電位点と上記第2電位点の間に流れる電流を第1状態と、上記第1状態よりも流れる電流の大きさが大きい第2状態の間で切り替え、

上記電流制御手段が上記制御信号を受けて上記第2状態から上記第1状態に移行する前に、上記論理回路の入力信号が変化することを特徴とする半導体集積回路。

【請求項6】第1と第2電位点の間に論理回路と、

上記第1電位点と第1動作電位点の間に制御信号により 制御される電流制御手段を有し、

上記電流制御手段は上記第1電位点と上記第2電位点の

間に流れる電流を第1状態と、上記第1状態よりも流れる電流の大きさが大きい第2状態の間で切り替え、

上記制御信号が上記第2状態のときに上記論理回路の入力信号が変化することを特徴とする半導体集積回路。

【請求項7】上記制御信号が上記第1状態のときは上記 論理回路の入力信号は固定されることを特徴とする請求 項4乃至請求項6のいずれかに記載の半導体集積回路。

【請求項8】上記制御信号が上記第1状態であるとき待機時で、上記制御信号が上記第2状態であるとき動作時であることを特徴とする請求項1乃至請求項7のいずれかに記載の半導体集積回路。

【請求項9】上記論理回路は少なくとも一つのNMOSトランジスタと一つのPMOSトランジスタからなることを特徴とする請求項1乃至請求項8のいずれかに記載の半導体集積回路。

【請求項10】上記電流制御手段はトランジスタで構成されることを特徴とする請求項1乃至請求項8のいずれかに記載の半導体集積回路。

【請求項11】上記電流制御手段の上記トランジスタはMOSトランジスタで、論理回路に含まれる同導電型のチャネルを持つMOSトランジスタのしさい値電圧の絶対値よりも高いしさい値電圧の絶対値の電圧を有することを特徴とする請求項10に記載の半導体集積回路。

【請求項12】上記論理回路は上記第1と第2電位点間に少なくとも一つ以上の第1MOSトランジスタのソース・ドレイン経路を有することを特徴とする請求項4乃至請求項7のいずれかに記載の半導体集積回路。

【請求項13】上記電流制御手段の上記トランジスタは MOSトランジスタで、

上記第1電位点にドレインが接続された上記第1MOSトランジスタのゲート幅の総和よりも狭いゲート幅を持つことを特徴とする請求項12に記載の半導体集積回路。 【発明の詳細な説明】

[0001]

[0002]

【発明の属する技術分野】本発明は、高集積密度で待機 時の消費電流を低減した半導体集積回路に関する。

【従来の技術】待機時の消費電力が極めて小さい半導体集積回路としては、CMOS回路が周知である。入力がハイレベルの時は、pチャネルMOSトランジスタがオフで、nチャネルMOSトランジスタがオンであり、出力の容量性負荷の放電が完了するとnチャネルMOSトランジスタがオフとなり、この状態では消費電力は無視できる。入力がローレベルの時は、pチャネルMOSトランジスタがオンで、nチャネルMOSトランジスタがオフであり、出力の容量性負荷の充電が完了するとpチャネルMOSトランジスタがオフとなり、この状態でも消費電力は同様に無視できる一方、チップ内の内部回路に微細化されたMOSトランジスタを使用し、かつ微細化に伴うMOSトランジスタの降伏電圧低下に対処する

ため外部電源電圧より低い内部電源電圧をチップ内の電 圧降下回路(オンチップ電圧リミッタ)で発生し、この 内部電源電圧を内部回路に供給するようにした高集積密 度で半導体集積回路は、従来より、特開昭57-172 761に記載されている。

【0003】一方、特開昭63-140486には、電源投入直後の内部回路の過渡電流の立上り速度を大きくする一方、過渡電流のピーク値を抑制するため、外部電源と内部回路との間にカレントミラー回路を接続して、内部回路に供給する電流を制限するとともに、帰還によって内部回路への供給電圧の上昇を所定値でクランプする方式が開示されている。

[0004]

【発明が解決しようとする課題】しかしながら、最近の 半導体集積回路に用いられる微細加工技術の進展は目覚 ましく、加工寸法 O. 1 μ mへと近づきつつある。チャ ネル長が1μmのMOSトランジスタと比較すると、チ ャネル長がO. 1μm前後のMOSトランジスタはしき い値電圧が低くなるとともにゲート・ソース間電圧がし きい値電圧以下となってもドレイン電流は0とならな い。このゲート・ソース間電圧がしきい値電圧以下の領 域でのリーク電流は、サブスレッショルド電流と呼ば れ、ゲート・ソース間電圧に指数関数的に比例する。反 対に、しきい値電圧とは、ドレイン電流がゲート・ソー ス間電圧に指数関数的に比例する領域で定義したもので あり、例えばゲート幅が10μmの時に10nAのドレ イン電流が流れるゲート・ソース間電圧である。微細化 にともなって生じるこのサブスレッショルド電流の増大 は集積回路の低消費電力化という要請に反するという問 題がある。特に、微細化されたMOSトランジスタを使 用した半導体集積回路の非動作状態の消費電力は、この サブスレッショルド電流により決定され、このサブスレ ッショルド電流を抑えることが低消費電力を達成するた めに必要である。

【〇〇〇5】ところで、半導体メモリのワード線を駆動するワードドライバをCMOS回路で構成することにより、半導体メモリの低消費電力化が実現される。しかし、ワードドライバのCMOS回路のMOSトランジスタを微細化すると下記の如き問題が生じる。すなわち、ワード線の寄生容量が大きいので、ゲート幅の大きなMOSトランジスタをワードドライバの駆動トランジスタに用いる必要がある。このためワードドライバのゲート幅の総計は、DRAMチップ全体のゲート幅の総計のおよそ半分にも達する。しかし、サブスレッショルド電流はゲート幅に比例して増大するので、大きなゲート幅のMOSトランジスタをワードドライバの駆動トランジスタに用いるとワードドライバのCMOS回路の待機時の消費電力が大きくなると言う問題が生じる。

【0006】すなわち、半導体メモリは一般に多数のワードドライバを用いているので、CMOS回路で構成さ

れたワードドライバの駆動MOSトランジスタのサブスレッショルド電流を抑えることが必要となる。例えば、4MbDRAMを例にすると、リフレッシュ期間16msec中約15.9msecの期間(実に99%以上の期間)は全てのワード線が非選択状態の期間であり、この非選択状態ではワードドライバの駆動MOSトランジスタのサブスレッショルド電流が流れることとなるので、非選択状態での消費電力は、ワードドライバで微細化された駆動MOSトランジスタのサブスレッショルド電流によって決定される。このような問題は、特に、電池動作の半導体集積回路の場合に深刻な問題となる。

【0007】一方、特開昭57-172761に開示された電圧降下回路の技術を上記のDRAMの如き半導体メモリに適用したとすると、サブスレッショルド電流の大きいMOSトランジスタを含む内部回路の内部電源電圧はオンチップ電圧リミッタの出力から供給される。しかし、この場合に、オンチップ電圧リミッタはその出力電流に関しては電流制限の機能を有していないので、上記で問題とされたサブスレッショルド電流を低減することはできない。

【0008】一方、特開昭63-140486に開示されたカレントミラー回路の技術を上記のDRAMの如き半導体メモリに適用したとすると、サブスレッショルド電流の大きいMOSトランジスタを含む内部回路の内部電源電圧と内部電源電流とはカレントミラー回路の出力トランジスタから供給される。しかし、この場合に、カレントミラー回路は内部回路の過渡電流のピーク値を所定値以下に制限すると言う電流制限の機能を有するものの、この所定値に対応するサブスレッショルド電流は上述のサブスレッショルド電流よりはるかに大きな値であり、やはり、上記で問題とされたサブスレッショルド電流を低減することはできない。

【0009】従って、本発明の目的は、微細化されたC MOS回路を使用しても、微細化に伴う大きなサブスレッショルド電流によって待機時の消費電力が決定されない半導体集積回路を提供することにある。

[0010]

【課題を解決するための手段】かかる目的を達成するには、スイッチングMOSトランジスタを、複数のCMOS回路に共通の第1の電源端子と外部電源端子或いはオンチップ電圧リミッタの出力である内部電源端子との間に具備し、スイッチングMOSトランジスタのゲートーソース間にしきい値電圧の絶対値よりも小さい電圧振幅の制御信号が印加され、かつ複数のCMOS回路の第1の電源端子と第2の電源端子が短絡された場合に、外部電源端子或いはオンチップ電圧リミッタの出力である内部電源端子から上記スイッチングMOSトランジスタのソースードレイン経路を通って流れる第1のサブスレッショルド電流が、複数のCMOS回路に含まれるそのソースが電気的に第1の電源端子に接続されたスイッチン

グMOSトランジスタと同導電型チャネルの複数のMOSトランジスタのゲートーソース間にそのしきい値電圧の絶対値よりも小さい電圧振幅の信号が印加され、かつスイッチングMOSトランジスタのソースードレイン間が短絡された場合に、外部電源端子或いはオンチップ電圧リミッタの出力である内部電源端子から複数のCMOS回路のMOSトランジスタのソースードレイン経路を通って流れる第2のサブスレッショルド電流よりも小さくなるようにスイッチングMOSトランジスタのデバイスパラメータを設定する。

【0011】待機状態では、オフ状態の複数のCMOS回路の電流はオフ状態のスイッチングMOSトランジスタのサブスレッショルド電流に制限される。

[0012]

【発明の実施の形態】本発明を実施例を用いて具体的に述べる。なお、特に断らない限り端子名を表す記号は同時に配線名、信号名も兼ね電源の場合はその電圧値も兼ねるものとする。

【0013】図1は、本発明の第1の実施例を示す図である。Ci(i=1~n)はCMOSトランジスタを用いて構成した論理回路又はドライバであるが、出力端子Oiの駆動に注目しここでは単純なCMOSインバータを例にしている。Iiはその入力端子である。VSとVCは外部電源もしくは内部降圧回路又は内部昇圧回路等の内部電圧変換回路で発生する内部電源からの電源線である。外部電源電圧は、例えば1.5~3.6V程度である。VCは例えば1.5~2.5Vに設定される。VSは通常OVである。このCiとVCとの間にスイッチ回路S1を挿入する。T1はこのスイッチ回路の制御端子である。スイッチ回路S1には例えばMOSトランジスタやバイポーラトランジスタなどを用いる。N1はCMOSインバータ群の第1の電源端子である。N2はCMOSインバータ群の第2の電源端子である。

【0014】この回路の動作を図2を用いて説明する。ここでは、動作時には1つの回路(ここではC1)のみが動作する場合を考える。すなわち、スイッチS1が動作時に供給する電流はCiのうちの1回路分(ここではC1での消費電流)のみで良い。また、図2では、T1が高レベルの時S1はオンし、T1が低レベルの時にS1はオフする場合としている。

【0015】最初の待機時は、Ciの入力 Iiはすべて高レベルVCで、出力Oiはすべて低レベルVSである。この時、pチャネルMOSトランジスタは通常はオフ状態であり、nチャネルMOSトランジスタは通常はオン状態である。しかし、微細化によってオフ状態のサブスレッショルド電流が問題となる。すなわち、ここでスイッチS1が無い場合に問題になるサブスレッショルド電流は、出力Oiが低レベルの時、オフのpチャネルMOSトランジスタとオンのnチャネルMOSトランジスタとオンのnチャネルMOSトランジスタを通してVCからVSに向かって流れる電流であ

る。本実施例では待機時にT1を低レベルに設定し、スイッチS1をオフさせる。しかし、スイッチS1をオフしても、スイッチS1のリーク電流を無視できない。しかし、スイッチS1のリーク電流が上述のサブスレッショルド電流より小さく設定されている。従って、この時、VCからCiへの最大電流はスイッチS1のリーク電流である。これによって、低電圧動作のためにCiに低いしきい値電圧を持つMOSトランジスタを用いたとしても、Ciに流れる電流はサブスレッショルド電流で決定されるのではなく小さなスイッチS1のリーク電流によって決定される。よって待機時の消費電流も小さい。

【0016】次に、動作時となるとT1が高レベルとなりS1がオンし、S1がC1の出力O1を充電するのに必要な電流を供給する状態となる。ここで、入力I1が低レベルVSへと変化し、出力O1は電源VCからの電流によって電圧VCまで上昇する。その後入、力I1は高レベルVCとなり出力O1は低レベルVSとなる。以上の動作が完了すると再び待機状態でT1は低レベルとなり、S1はオフする。

【0017】尚、このスイッチS1はpチャネルMOS トランジスタまたはpnpバイポーラトランジスタで形 成できる

【0018】図3は本発明の第2の実施例を示す図である。図1と異なる点は、VCとCiとの間にスイッチS1を設ける代わりに、VSとCiとの間にスイッチS2を設けた点と、第1の電源端子N1と第2の電源端子N2が逆になった点である。その他は図1と同じである。この回路の動作を図4に示している。

【0019】この図3の回路では、スイッチS2のリーク電流が入力 I i に低電位が印加された回路CiのnチャネルMOSトランジスタのサブスレッショルド電流より小さく設定されている。従って、この時、CiからVSへの最大電流はスイッチS2のリーク電流である。これによって、低電圧動作のためにCiに低いしきい値電圧を持つMOSトランジスタを用いたとしても、Ciに流れる電流はサブスレッショルド電流で決定されるのではなく小さなスイッチS2のリーク電流によって決定される。よって待機時の消費電流も小さい。

【0020】尚、このスイッチS2はnチャネルMOSトランジスタまたはnpnバイポーラトランジスタで形成できる。

【0021】図5は、本発明の第3の実施例を示す図である。本実施例では、図1の第1の実施例のスイッチS1を具体的にpチャネルMOSトランジスタで構成している。このpチャネルMOSトランジスタS1の電流駆動能力は、低電位の入力Iiに応答して出力Oiを充電する回路Ciの数を考慮して設定されている。一方、待機時の消費電流を低減するには、上述のようにスイッチS1のリーク電流を小さな値にすることが必要となる。

このために、スイッチS1のpチャネルMOSトランジスタのデバイスパラメータを設定する必要がある。例えば、スイッチS1のpチャネルMOSトランジスタのゲート幅は、回路C1、C2…Cnの全pチャネルMOSトランジスタのゲート幅の総和よりも小さく、1つの回路CiのpチャネルMOSトランジスタのゲート幅よりも大きく設定されている。リーク電流を小さくするためには、スイッチS1のpチャネルMOSトランジスタのしきい値電圧を大きくするか、ゲート長を大きくするか、またはゲート絶縁膜厚を大きくすることでも可能である。これによって、待機時の消費電流を小さく抑えることができる。

【0022】この回路の動作を図6を用いて説明する。 尚、動作時には1つの回路C1のみ高電位を出力するも のである。

【0023】まず、最初待機時において、先の実施例と 同様に、Ciの入力Iiはすべて高レベルVCとし、出 カOiはすべて低電位VSである。また、C1, C2… Cnのサブスレッショルド電流の総和よりもスイッチ素 子S1で流れるサブスレッショルド電流が小さいので、 共通電源端子Nの電位は徐々に低下する。すると例えば 回路C1のpチャネルMOSトランジスタを考えてみる と、そのゲート電圧はVCであるが、ソース電圧はVC より低くなる。すなわちpチャネルMOSトランジスタ はさらに強いオフ状態となるので、サブスレッショルド 電流は大きく減少する。サブスレッショルド電流のゲー ト・ソース間電圧依存性はおよそDECADE/100 mV程度である。従って、O.2Vも下がればサブスレ ッショルド電流は1/100となってしまうのである。 従って、待機時の期間がある程度長くなると、端子Nの 電位低下によって消費電流は無視できるほど小さくでき

【0024】動作時にpチャネルMOSトランジスタS1をオンとするため、T1が低レベルVSとなることが先の実施例との相違点であり、その他は先の実施例と同様である。なお、このスイッチS1をpnpバイポーラトランジスタで構成することも可能である。

【0025】バイポーラトランジスタで構成する場合には、第1と第2の電源端子を持つ複数のCMOS回路の少なくとも一方の電源端子と、外部電源端子或いはオンチップ電圧リミッタの出力である内部電源端子との間にnpnまたはpnpのスイッチングバイポーラトランジスタを設ける。そして、この複数のCMOS回路の第1と第2の電源端子をショートした時のスイッチングバイポーラトランジスタがオフ状態でのリーク電流を、反対にスイッチングバイポーラトランジスタをショートした場合の(ショートしない)複数のCMOS回路がオフ状態でのサブスレッショルド電流よりも小さくなるように、スイッチングバイポーラトランジスタのデバイスパラメータを設定する。デバイスパラメータとは例えばエ

ミッタ幅である。

【0026】図7は、本発明の第4の実施例を示す図である。本実施例では図5で示した第3の実施例のスイッチS1と並列に電源VCとCiとの間に第1の電源端子N1のポテンシャルをVCとVSとの間の所定のポテンシャルに維持する電圧クランプ回路しを有することを特徴とする。

【0027】例えば、この記電圧クランプ回路しは、ドレインがVCに設定され、そのゲートが所定の電位に設定され、そのソースが端子N1に接続されたソースフォロワ動作のnチャネルMOSトランジスタで構成される。本実施例では、ゲートとドレインとが短絡されたダイオード接続のnチャネルMOSトランジスタによってこの電圧クランプ回路が実現されている。

【0028】この回路の特長と動作を図8を用いて説明 する。最初の状態は図5及び図6で説明した場合と同じ である。この時、Ciの共通電源端子N1の電位は図8 に示すようにと電圧クランプ回路しの有る場合(実線) と無い場合(破線)では待機時において異なる。極めて 長い待機時が続くと、電圧クランプ回路しが無い場合は Ciで流れるサブスレッショルド電流とその他のリーク 電流によって端子N1の電位は最悪の場合VSまで低下 する。このため、待機時から動作時に移行するには、ま ず共通電源端子N1を充電しなければならないので、こ の充電完了まで動作状態への移行に遅延が生じる。これ に対して、電圧クランプ回路しを構成しているnチャネ ルMOSトランジスタのしきい値電圧をVTとすると、 電圧クランプ回路Lがある場合には、共通電源端子Nの 電位はVC-VTまでしか低下しない。従って、動作状 態への移行が短時間で終了する。尚、入力にVCが印加 された待機時のCiのサブスレッショルド電流が先の実 施例と同様に無視できる程度に小さくなるように、N1 のクランプ電位VC-VTのレベルが設定されている。 例えば、VTをO. 2Vとし、サブスレッショルド電流 のゲート・ソース間電圧依存性をDECADE/100 mVとするとサブスレッショルド電流を1/100以下 にできる。

【0029】本発明は、多数の同種のCMOS回路を含む半導体集積回路が待機状態(電源電圧が実質的に供給されない状態で、出力から有効データが出力することを保証できない状態)となる動作モードを有する場合、この待機状態の消費電流を低減するのに好適である。

【0030】半導体メモリ、例えば、ダイナミック形ランダムアクセスメモリ(DRAM)、スタティック形ランダムアクセスメモリ(SRAM)、或いはEEPROMのような不揮発性メモリはワードデコーダ、ワードドライバ、Y系デコーダ、Y系ドライバを有する。従って、出力から有効データが出力することを保証できない半導体メモリの待機状態で、このようなデコーダやドライバの消費電流を大きく削減すれば、長時間の電池動作

を保証することができる。

【0031】本発明のCMOS回路をこのようなデコー ダやドライバに適用することにより、消費電流が大きく 削減され、長時間の電池動作を保証することができる。 【0032】図9は本発明をダイナミック形ランダムア クセスメモリのワードドライバ・デコーダに適用した例 を示す図である。WD1~WD8はワードドライバであ り図1のCiに相当し、これに電源VCHから電流を供 給するスイッチがS11である。またXD1はデコーダ でありこれもまた図1のCiに相当し、これに電源VC Lから電流を供給するスイッチがS12である。ワード ドライバWD1~WD8用の電源電圧VCHはメモリセ ル (図示せず) の蓄積電圧を充分に取るために必要な高 い電圧に設定される。例えば、メモリセルの蓄積電圧を 1.5Vとすると、VCHは2.5Vにする。デコーダ XD1用の電源電圧VC Lはメモリセルを直接駆動する 必要がないため、消費電流を下げかつスピードがあまり 劣化しないようなできるだけ低い電圧に設定される。例 えば、1.5Vにする。このためVCHはVCLより高 く設定される。VCHは例えば外部電源電圧を昇圧する ことによっても得られる。WD1~WD8とXD1とで 回路ブロックXB1を構成し、このような回路ブロック がXB1~XBnとn個ある場合を示している。W11 ~Wn8はワード線である。WD1においてpMOSの MW1とnMOSのMW2がワード線W11を駆動する CMOSインバータである。また、XDPHはプリチャ ージ信号である。このWD1の基本的な動作は特開昭6 2-178013に示すようにnMOS MS1がオフ の状態でXDPHでPMOSMP1をオンさせて端子N 3をVCHにプリチャージしCMOSインバータの出力 であるW11を低レベルVSにしておき、この後nMO S MS1を選択的にオンさせてN3の電位を低下させ てCMOSインバータを反転させるというものである。 pMOS MF1は誤動作防止用にCMOSインバータ の出力から入力へ弱い帰還をかけるものである。MS1 の制御はXmと後述するデコーダの出力N2とで行な う。従来このようなワードドライバにおいてpMOS MW1は他のワードドライバと共に電源VCHに直接接 続していた。このMW1は一般にワード線の負荷が大き いので、ゲート幅の大きいものを用いる。このため多数 あるワードドライバ全体でのゲート幅の総計はチップ全 体の論理回路のゲート幅の総計の大半を占めてしまう。 従来はこのような大きなゲート幅分のMOSが電源VC Hに接続されていた。このため加工技術の微細化に伴う MOSのソース・ドレイン間耐圧の低下にあわせて電源 電圧を下げ、この電源電圧下で高速動作を維持するため にしきい値電圧を下げようとすると、サブスレッショル ド電流が増加してしまうという問題を有していた。これ は待機時電流の増加となり低電圧化により電池駆動がで きても、消費電流の点から障害となる。本発明では、ワ ードドライバの電源VCHと多数のワードドライバとの間にスイッチS11を設ける。このスイッチS11の出力VCHLに多数のワードドライバを接続している。このスイッチS11はpMOSで構成しており、このpMOSのゲート幅は一度に動作するワードドライバに電流を供給できれば良いため小さくて済むのである。このpMOSをVCHに接続しているためサブスレッショルド電流も小さくて済むことになる。これによって、従来の課題は解決される。例えば、MW1のゲート幅を20μmとし、ワードドライバ512ヶ毎に1ヶのS11を設けるとすると、このS11内のT11で制御されるpMOSのようである。これによりサブスレッショルド電流を3ケタ低減することができる。

【0033】デコーダXD1の構成も同様である。ワー ドドライバと異なる点はワードドライバのMS1の代わ りに2段直列のnMOS MS21、MS22を配置し ている点のみである。MD1, MD2がデコーダの出力 端子N2を駆動するCMOSインバータであり、MP2 はプリチャージ用のPMOSであり、XDPはプリチャ ージ信号であり、MF2はCMOSインバータの出力か ら入力へ弱い帰還をかけているpMOSである。MS2 1とMS22の制御はXiとXjとXkで行なう。従来 このようなデコーダにおいてもMD1は電源VCLに直 接接続されていた。このためVCLに多数のデコーダの MOSが接続されることになり、加工技術の微細化が進 み電源電圧の低下にあわせてしきい値電圧を小さくする と大きなサブスレッショルド電流が流れることになって しまう。本発明を用いて、電源と多数のデコーダとの間 にスイッチS12を設けてやり、この出力VCLLとデ コーダを接続する。こうすれば、このスイッチを構成す るpMOSのゲート幅は動作する少数のデコーダに電流 を供給できれば良いので小さくて済む。このpMOSを VCLに接続するため、サブスレッショルド電流も小さ くできる。

【0034】次に、図10を用いてこの回路の動作を説明する。/RASは図9には示していないがチップに印加され、このワードドライバ・デコーダ群を動作させるか否かを制御する信号である。この信号とやはりチップ外部から印加するどのワード線を選択するかを指定するいわゆるアドレス信号から、図9には示していないチップ内の回路によって図9の回路を動作させるのに必要な信号を発生する。最初、/RASは高レベルでありチップは待機状態となっている。この時、Xiは高レベルVCLであり、Xj及びXkは低レベルVSであるためMS21及びMS22はオフしデコーダは非選択状態となっている。更にXDPは低レベルVSであるためPMOSMP2はオンしデコーダのCMOSインバータの入力N1はVCLにプリチャージされ、このため、デコー

ダの出力N2は低レベルVSとなっている。一方ワード ドライバにおいてXmは高レベルVCLであり、又N2 は前述の通り低レベルVSであるのでnMOS MS1 はオフしている。また、XDPHは低レベルVSである ためpMOS MP1はオンしN3は高レベルVCHに プリチャージされており、よってワード線W11は低レ ベルとなっている。他の、ワードドライバ・デコーダに おいても同様であり全ワード線が低レベルVSとなって いる。次に、動作状態となると/RASが低レベルとな り、プリチャージ信号XDPは高レベルVCL、XDP Hは高レベルVCHとなる。T11及びT12も低レベ ルVSとなりスイッチS11及びS12をオンさせる。 さらに、Xi及びXmが低レベルVSとなりXj及びX kが高レベルVCLとなる。これによって、M21及び M22がオンするためにN1は低レベルVSまでXiに 向けて放電される。このため、N2が高レベルVCLと なり、Xmが低レベルVSとなっているためMS1がオ ンし、N3は低レベルVSまでXiに向けて放電され る。これによって、W11が高レベルとなり、これと接 続されているメモリセルが選択されることになる。この 後、/RASが再び高レベルへ変化すると、Xi,X j, Xk, Xmは待機時の状態に戻り、またXDP及び XDPHも最初の状態に戻るためワードドライバ・デコ ーダは非選択状態となり次の動作のためにプリチャージ されることになる。 なお、 図9はワードドライバ・デコ ーダの場合を示しているが、これはYドライバ・デコー ダにも適用できる。この場合は、メモリセルを直接駆動 する必要がないため、一般に図9におけるVCHはVC しと同じ電位とすれば良い。

【0035】図11に、図9のスイッチS11及びS1 2の制御回路の例を示す。MAがこの制御回路の入力信 号である。図11ではS11に対してT11をS12に 対してT12を設けていたが、この制御回路では、1つ の出力信号TによってS11及びS12を制御する。こ の回路の動作を図12を用いて説明する。/RASが高 レベルである非選択状態では、MAは低レベルVSであ るため、nMOS MG2はオフしている。また、CM OSインバータによってM1は高レベルVC Lである。 このため、フリップフロップを構成し電源がVCHに接 続されたレベル変換回路において、M2は低レベルVS となっており、pMOS MG1はオンしている。この ためTは高レベルVCHとなっており、スイッチS11 及びS12はオフしている。次に/RASが高レベルと なり、動作状態となるとMAは高レベルVCLとなり、 M1は低レベルVSとなる。これによって、NORのフ リップフロップは反転し、M2は高レベルVCHとな る。ここで、MAはnMOSMG2のゲートに入力して いるため、MAが高レベルになった時点でnMOSMG 2はオンする。上述の動作によってM2が高レベルとな るためpMOSMG1も遅れてオフするが、MG2のゲ ート幅をMG1よりも充分に大きく設定しておくことによって、MAの高レベルVCLへの変化によって下を低レベルVSとすることができる。動作時になったときなるだけ早くスイッチS11及びS12をオンの状態にすることが高速動作に必要なことであるためこのような回路構成を取ると良い。/RASが高レベルとなり非選択状態に戻る場合には、まずMAが低レベルとなり、MG2をオフする。ついでフリップフロップが動作してMG1がオンし、Tを高レベルとする。これによって、スイッチS11及びS12はオフする。

【0036】図13は本発明の半導体メモリを記憶装置Mに用いたデータ処理システムの構成を示す図である。矢印は信号の流れを表わす。Mは本発明を用いたDRAMを、CPUはシステム全体を制御する処理装置を、RAGはリフレッシュアドレス発生装置を、TCは制御信号発生装置を、SLCTはCPUから送られてくるアドレス信号とRAGから送られてくるリフレッシュアドレス信号を切り換えるセレクト装置を、PFYはシステム内の他の装置(例えば外部記憶装置,表示装置,数値演算装置等)を示すものである。PFYは通信回線を通して他の情報処理装置と接続される場合もある。

【0037】DATAはCPUとMとの間で通信されるデータで、AicはCPUで発生するアドレス信号で、AirはRAGで発生するリフレッシュアドレス信号で、AiはSLCTで選択されMに送られるアドレス信号で、AiはSLCTで選択されMに送られるステイタス信号で、STはCPUからRAGに送られるステイタス信号で、BSはTCからCPUへのビジイ信号で、SEはTCから送られるSLCTの起動をかける信号で、/RAS及び/CASは本発明を用いたDRAMの起動をかける信号である。SGはCPUとシステム内の他の装置との信号のやりとりをまとめて表わしたものである。MとしてはSRAMやEEPROM等も考えられる。この時はもちろんそれに応じた起動信号や制御信号が存在する

【0038】図13の実施例では、/RAS信号と/CAS信号とがハイレベルとされ、DRAMの記憶装置Mは先の実施例で説明したように超低消費電流の待機状態に移行する。また、この時、CPUもスリープ命令によって、低消費電力の待機状態に、その他の周辺装置も低消費電力の待機状態にすることもできる。

【0039】本発明を用いた半導体集積回路では、電池 駆動に適した低い電源電圧下で、しきい値電圧の小さい MOSトランジスタのサブスレッショルド電流よりも小 さい消費電流にすることができる。このため、高速で低 電圧でありかつ小さな待機時電流の半導体集積回路を実 現することができる。

[0040]


【発明の効果】待機時にオフとされる電源スイッチを構成するスイッチトランジスタのリーク電流が複数のCMOS回路のオフ状態のpチャネルまたはnチャネルのM

OSのサブスレッショルド電流の総和より小さくなるように、スイッチトランジスタのデバイスパラメータが設定されている。従って、待機時に複数のCMOS回路に流れる電流はこの複数のCMOS回路のサブスレッショルド電流でなくスイッチトランジスタの小さなリーク電流で設定される。かくして、CMOS回路を微細化し、サブスレッショルド電流が大きくなっても、待機時の消費電流を低減できる。


【図面の簡単な説明】

- 【図1】第1の実施例を示す図である。
- 【図2】第1の実施例の動作を示す図である。
- 【図3】第2の実施例を示す図である。
- 【図4】第2の実施例の動作を示す図である。
- 【図5】第3の実施例を示す図である。
- 【図6】第3の実施例の動作を示す図である。
- 【図7】第4の実施例を示す図である。
- 【図8】第4の実施例の動作を示す図である。
- 【図9】本発明のワードドライバ・デコーダへの適用を 示す図である。
- 【図10】図9の回路の動作を示す図である。
- 【図11】制御回路の例を示す図である。

【図1】



【図3】




【図12】図11の回路の動作を示す図である。 【図13】本発明を用いたシステム構成を示す図であ

【符号の説明】

S, S1, S2, S11, S12... X1 y f, T, T 1, T2, T11, T12…スイッチ制御端子、Ci… 1度に少数しか動作しない多数の回路、N1, N2…電 源端子、VC…高電位側電源、VS…低電位側電源、I …入力、O…出力、VCH…ワードドライバの高電位側 電源、VCL…デコーダの高電位側電源、WD1~WD 8…ワードドライバ、XD1…デコーダ、XB1~XB n…ワードドライバ・デコーダ、W11~Wn8…ワー ド線、Xi, Xj, Xk, X1…ワードドライバ・デコ ーダ選択信号、MA…制御回路入力信号、M…メモリ, DRAM、CPU…システム制御処理装置、SLT…ア ドレスセレクト装置、RAG…リフレッシュアドレス発 牛装置、TC…制御信号発生装置、PFY…システム内 の他の装置、DATA…データ信号、Aic, Air, Ai…アドレス信号、ST…ステイタス信号、BS…ビ ジイ信号、SE…起動信号、/RAS,/CAS…DR AMの起動信号。


【図2】


図 2





【図4】

図 4










【図6】


【図8】






【図9】

図 9





株式会社日立製作所中央研究所内 (72)発明者 秋葉 武定 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

東京都国分寺市東恋ケ窪1丁目280番地

(72)発明者 渡部 隆夫 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 橘川 五郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 川瀬 靖

千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内

(72)発明者 立花 利一

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(72) 発明者 青木 正和

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内